My title page contents

8路抢答器设计Verilog代码Quartus FPGA2C35-II实验箱

名称:8路抢答器设计Verilog代码Quartus  FPGA2C35-II实验箱

软件:Quartus

语言:Verilog

代码功能:

要求:

设计一个可容纳八组参赛者同时抢答的数字抢答器,编号分别为:A0、A1、A2、A3、A4、A5、A6、A7。

(1)能判断第一抢答者并报警指示抢答成功,并在LED数码管/液晶屏上显示出当前选手的编号,同时其他组抢答均无效;

(2)设计倒计时时钟,若提前抢答或回答超过2分钟时间则对相应的抢答组发出警报;

(3)抢答开始5s内无抢答,则默认轮空,显示P或pass。


FPGA代码Verilog/VHDL代码资源下载:www.hdlcode.com

本代码已在FPGA2C35-II实验箱验证,FPGA2C35-II实验箱如下,其他开发板可以修改管脚适配:FPGA2C35-II实验箱.png


设计文档:

设计文档.doc

1. 工程文件


2. 程序文件



3. 程序编译


4. RTL图


5. 管脚分配


6. 仿真图

整体仿真图




抢答控制模块




显示模块




部分代码展示:

//设计一个可容纳八组参赛者同时抢答的数字抢答器,编号分别为:A0、A1、A2、A3、A4、A5、A6、A7。
//(1)能判断第一抢答者并报警指示抢答成功,并在LED数码管/液晶屏上显示出当前选手的编号,同时其他组抢答均无效;
//(2)设计倒计时时钟,若提前抢答或回答超过2分钟时间则对相应的抢答组发出警报;
//(3)抢答开始5s内无抢答,则默认轮空,显示P或pass。
//抢答器控制模块
module qiangdaqi (
input clk,//50MHz
input reset,//复位低电平有效
input host_key,//主持人按键
input key_1,//抢答按键,所有key都是低电平有效--A0
input key_2,//抢答按键,所有key都是低电平有效--A1
input key_3,//抢答按键,所有key都是低电平有效--A2
input key_4,//抢答按键,所有key都是低电平有效--A3
input key_5,//抢答按键,所有key都是低电平有效--A4
input key_6,//抢答按键,所有key都是低电平有效--A5
input key_7,//抢答按键,所有key都是低电平有效--A6
input key_8,//抢答按键,所有key都是低电平有效--A7
output led_1_o,//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
output led_2_o,//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
output led_3_o,//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
output led_4_o,//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
output led_5_o,//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
output led_6_o,//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
output led_7_o,//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
output led_8_o,//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
output alarm_o,//报警,蜂鸣器(超过2分钟或抢答超过提示),低电平响
output reg [3:0] qiangda_num,//抢答者序号
output  display_p,//抢答开始5s内无抢答,显示p
output [3:0]time_5s_o,
output [7:0] time_num//倒计时
);
reg led_1;//用led灯,高亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
reg led_2;//用led灯,高亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
reg led_3;//用led灯,高亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
reg led_4;//用led灯,高亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
reg led_5;//用led灯,高亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
reg led_6;//用led灯,高亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
reg led_7;//用led灯,高亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
reg led_8;//用led灯,高亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
reg alarm;//报警,蜂鸣器(超过2分钟或抢答超过提示),低电平响
assign led_1_o=~led_1;//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
assign led_2_o=~led_2;//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
assign led_3_o=~led_3;//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
assign led_4_o=~led_4;//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
assign led_5_o=~led_5;//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
assign led_6_o=~led_6;//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
assign led_7_o=~led_7;//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器
assign led_8_o=~led_8;//用led灯,低亮//正常抢答LED常亮,提前抢答LED闪烁,蜂鸣器

代码文件(付费下载):



1、代码文件需要付费后才可见。
2、支付问题请联系微信公众号客服。
3、优质Verilog/VHDL代码资源,所见即所得。
Verilog/VHDL资源下载 » 8路抢答器设计Verilog代码Quartus FPGA2C35-II实验箱

发表评论

模板文件不存在: ./template/plugins/comment/pc/index.htm

注册为本站会员,充值100得150,详情咨询客服

目前为止共有 *** 位优秀的会员加入! 立刻加入会员